



AC7840x 数据手册

适用于以下产品：

AC78409YGLA, AC78409LGLA, AC78409HGLA,
AC78409LFLA, AC78409HFLA,
AC78408YGLA, AC78408LGLA, AC78408HGLA,
AC78408YFLA, AC78408LFLA, AC78408HFLA,
AC78407YGLA, AC78407LGLA, AC78407HGLA,
AC78407LFLA, AC78407HFLA,
AC78406YGLA, AC78406LGLA, AC78406HGLA,
AC78406YFLA, AC78406LFLA, AC78406HFLA

文档版本： 1.3

发布日期： 2024-03-12

© 2013 - 2024 杰发科技

本文档包含杰发科技的专有信息。未经授权，严禁复制或披露本文档包含的任何信息。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。

修订记录

版本	日期	作者	描述
1.0	2022-12-28	AutoChips	正式版（使用实际测试参数）
1.1	2023-03-16	AutoChips	增加了DFlash寿命参数(7.3节); 增加了PFlash双Bank信息(1节)
1.2	2023-06-25	AutoChips	新增料号
1.3	2024-03-12	AutoChips	<ol style="list-style-type: none">封面页, 删除 AC78405/3 的描述, 增加 AC78408/9 系列编号3.3节, 按照“Selection Guide”更新7840系列编号及描述6.1.3-6.2.1节, 增加standby模式参数7.4.1节, 增加ADC VERFH/L的使用说明8章, 增加AC78408/9系列丝印信息9.1节, 更新pinmux表格

版权声明

本数据手册包含杰发科技的机密信息。禁止未经授权使用或披露本手册包含的信息。对因未经杰发科技授权而全部或部分披露此文档内容而给杰发科技带来的任何损失或损害，杰发科技将追究责任。

杰发科技保留对此处任何信息进行更改的权利，此处的信息如有变更，恕不另行通知。杰发科技对使用或依赖此处包含的信息不承担任何责任。

本数据手册的所有信息均“按原样”提供，不提供任何形式的明示、暗示、法定或其他形式的保证。杰发科技明确拒绝对适销性，非侵权性和针对特定用途的适用性方面的的所有暗示保证。杰发科技对本手册可能使用、包含或提供的任何第三方软件不提供任何担保，并且用户同意仅向该等第三方寻求与此相关的任何担保索赔。杰发科技对于根据用户规格或为符合特定标准或公开论坛而产生的任何交付物，也不承担任何责任。

文档目录

修订记录	2
版权声明	3
文档目录	4
插图目录	6
表格目录	7
1 主要特性	8
2 整体框图	10
3 器件标识	11
3.1 说明	11
3.2 格式	11
3.3 字段	11
3.4 示例	12
4 参数分类	13
5 额定值	14
5.1 热学操作额定值	14
5.2 湿度操作额定值	14
5.3 ESD 操作额定值	14
5.4 电压和电流操作额定值	15
6 通用	16
6.1 静态电气规格	16
6.1.1 电源和地引脚	16
6.1.2 DC 特性	16
6.1.3 功耗模式	18
6.1.4 电源电流特性	18
6.1.5 功耗模式转换的行为特性	19
6.2 动态规格	20
6.2.1 控制时序	20
6.2.2 PWM 模块时序	21
6.3 热规格	22
6.3.1 热特性	22
7 外设工作要求和行为	24
7.1 内核模块	24
7.1.1 SWD 电气规格	24
7.2 外部振荡器 (OSC) 和内部时钟源(ICS) 特性	24
7.2.1 外部振荡器(OSC) 特性	24
7.2.2 内部 RC 特性	25
7.2.3 PLL 特性	25
7.3 片内 Flash 规格	26
7.4 模拟	27
7.4.1 ADC 特性	27
7.4.2 模拟比较器 (ACMP) 电气规格	28
7.5 通信接口	29
7.5.1 SPI 规格	29
7.5.2 CAN 规格	31
7.5.3 UART 规格	31

7.5.4	I2C 规格	31
7.5.5	EIO 规格.....	33
8	尺寸	34
8.1	LQFP144 封装信息	34
8.1.1	LQFP144 封装尺寸信息.....	34
8.1.2	LQFP144 产品正印	35
8.2	LQFP100 封装信息	37
8.2.1	LQFP100 封装尺寸信息.....	37
8.2.2	LQFP100 产品正印	38
8.3	LQFP64 封装信息	40
8.3.1	LQFP64 封装尺寸信息.....	40
8.3.2	LQFP64 产品正印	41
9	引脚分配	43
9.1	信号多路复用和引脚分配	43
9.2	器件引脚分配	44
9.2.1	LQFP144 封装	44
9.2.2	LQFP100 封装	45
9.2.3	LQFP64 封装	46

插图目录

图 2-1 AC7840x 整体框图	10
图 6-1 电压引脚去耦	16
图 7-1 典型晶振或振荡器电路	25
图 7-2 ADC 输入等效图	28
图 7-3 SPI 时序图 — 主机	29
图 7-4 SPI 时序图 — 从机($cpha=0$)	30
图 7-5 SPI 时序图 — 从机($cpha=1$)	30
图 7-6 标准与快速模式下 I2C 总线时序图	32
图 8-1 LQFP144 – 144 引脚, 20*20 毫米低轮廓四方引脚扁平式封装外形 ^[1]	34
图 8-2 AC7840(6/7)XXXX LQFP144 正印示例 (封装顶视图)	35
图 8-3 LQFP100 – 100 引脚, 14x14 毫米低轮廓四方引脚扁平式封装外形 ^[1]	37
图 8-4 AC7840(6/7)XXXX LQFP100 正印示例 (封装顶视图)	38
图 8-5 LQFP64 – 64 引脚, 10 x10 毫米低轮廓四方引脚扁平式封装外形 ^[1]	40
图 8-6 AC7840(6/7)XXXX LQFP64 正印示例图 (封装顶视图)	41
图 9-1 LQFP144 封装	44
图 9-2 LQFP100 封装	45
图 9-3 LQFP64 封装	46

表格目录

表 3-1 器件编号字段说明	11
表 4-1 参数分类	13
表 5-1 热学操作额定值	14
表 5-2 湿度操作额定值	14
表 5-3 ESD 操作额定值	14
表 5-4 电压和电流操作额定值	15
表 6-1 DC 特性	16
表 6-2 LVD/POR/AVDD 电压告警规格	17
表 6-3 供电电流特性	18
表 6-4 功耗模式转换的行为特性	20
表 6-5 控制时序	20
表 6-6 PWM 输入时序	21
表 6-7 热学属性	22
表 7-1 SWD 全电压范围电气规格	24
表 7-2 OSC 规格 (环境温度范围 = -40 至 125 °C)	24
表 7-3 OSC 和 ICS 规格 (环境温度范围 = -40 至 125 °C)	25
表 7-4 PLL 特性	25
表 7-5 片内 Flash 特性	26
表 7-6 12 位 ADC 和温度传感器工作条件和特性	27
表 7-7 12 位 ADC 和温度传感器工作条件和特性 (续)	27
表 7-8 比较器电气规格	28
表 7-9 SPI 特性 – 主机	29
表 7-10 SPI 特性 - 从机	30
表 7-11 CAN 唤醒脉冲特性	31
表 7-12 不同模式 ^[1] 下 I2C 总线特性	31
表 8-1 LQFP144 – 144 引脚, 20*20 毫米低轮廓四方引脚扁平式封装外形机械数据 ^[1]	34
表 8-2 LQFP100 – 100 引脚, 14*14 毫米低轮廓四方引脚扁平式封装外形机械数据 ^[1]	37
表 8-3 LQFP64 – 64 引脚, 10x10 毫米低轮廓四方引脚扁平式封装机械数据 ^[1]	40

1 主要特性

- 车规标准
 - 支持 AEC-Q100 Grade 1
 - 支持 ISO26262 ASIL-B
- 性能
 - 高达 120MHz 的 ARM® Cortex-M4F 内核
 - 集成数字信号处理器(DSP)
 - 支持浮点单元(FPU)
 - 快速 I/O 访问接口
- 存储器和存储器接口
 - 片内 Flash，包含最大 1MB 的 PFlash(包括 2 个 Bank，512KB+512KB) 和 128KB 的 DFlash，PFlash 和 DFlash 都支持 ECC
 - 最大 124KB 的系统 SRAM，支持 ECC
 - 4KB 的 FlexRAM
- CSE(Cryptographic Services Engine)
 - 支持 AES-128，支持 ECB、CBC、CMAC
 - 支持 secure boot 模式
 - 符合 SHE 协议
 - 支持真随机数(TRNG)、伪随机数(PRNG)
 - 支持密钥管理，支持最多 17 个用户密钥
- 时钟
 - 外部振荡器(OSC)—支持 4MHz 到 30MHz 石英晶体振荡器(晶振模式)，或从 XIN 端直接输入最大 50MHz 外部时钟(外灌模式)
 - 系统锁相环(PLL)—支持内部或外部基准时钟源，最大频率 120MHz
 - 内部 128KHz 低功耗振荡器(LSI)
 - 高速内部时钟(HSI)—内部 RC 振荡器提供 8MHz 时钟源
 - 超高速内部时钟(VHSI)—内部 RC 振荡器提供 48MHz 时钟源
- 电源管理
 - 电源管理模块(PMC)有 6 个功耗模式：正常运行、低速运行模式、停止模式 1、停止模式 2、低功耗停止模式、待机模式
 - 低压检测复位电路(LVD/LVR)
- 系统外设
 - 带独立时钟源的看门狗(内部/外部看门狗，WDG/EWDG)
 - 可编程循环冗余校验(CRC)模块
 - JTAG/SWD 调试接口
 - 1 个 16 通道 DMA

- 人机接口
 - 最多 128 个通用输入输出接口 (GPIO)
 - 外部中断 (IRQ) 模块
- 模拟模块
 - 2 个 ADC，每个 ADC 多达 28 通道（外部 24 通道，内部 4 通道）、1Msps@12 位 /1.33Msps@10 位 /1.46Msps@8 位的 SAR ADC，可选硬件触发器(ADC)
 - 1 个包含 8 位 DAC 和可编程参考输入的模拟比较器(ACMP)
- 定时器
 - 最多 6 个 8 通道互补脉宽调制 (PWM) 单元
 - 1 个 4 通道周期性中断定时器 (TIMER)
 - 1 个 16bit 的脉冲计数器 (PCT)
 - 1 个实时时钟计数器 (RTC)
 - 2 个可编程延时计数器(PDT)
- 通信接口
 - 最大 4 个 CAN-FD 模块，兼容 CAN 2.0B
 - 4 个 UART 模块（支持 4 路 Software LIN）
 - 3 个 SPI 模块
 - 1 个 I2C 模块
 - 1 个 EIO 模块，支持最多 4 个定时器和 4 个移位器
- 操作特性
 - 电压范围：2.7 到 5.5 V
 - 温度范围 (环境)：-40 到 125°C
- 封装选项
 - 144 引脚 LQFP
 - 100 引脚 LQFP
 - 64 引脚 LQFP

2 整体框图




图 2-1 AC7840x 整体框图

3 器件标识

3.1 说明

芯片器件型号包含可识别具体器件的字段。您可以使用这些字段的值来区分收到的具体器件。

3.2 格式

此设备的器件编号采用如下格式：

AC## GTUFPN

3.3 字段

下表列出器件编号中每个字段的可能值（并非所有组合都有效）。

表 3-1 器件编号字段说明

字段	说明	值
AC	AutoChips	• AC
7	AutoChips MCU 系列	• 7
8	汽车通用型	• 8
4	Core Platform	• 4 = Cortex-M4F
0	特定功能位	• 0 = 平台系列号
6		• 9/8/7/6 = 产品子系列 9: 支持 Crypto, 支持 ISELED, 支持 Standby 模式 8: 支持 Crypto, 支持 Standby 模式 7: 支持 Crypto, 支持 ISELED 6: 支持 Crypto
Y	引脚数目	• H = 64 • L = 100 • Y = 144
G	Flash 存储器大小	• F = 512KB • G = 1024KB
L	封装类型	• L = LQFP • Q = QFN • T = TSSOP
A	温度范围(°C)	• A = AEC-Q100 Grade 1(-40~125°C) • I = -40~105°C C = -40~85°C

3.4 示例

器件编号示例为：AC78406YGLA。

4 参数分类

下表中显示的电气参数通过不同的方法来保证达到要求。为了便于客户更好地理解，将使用如下的分类，并在表中适当的位置相应标记参数。

表 4-1 参数分类

P	在对每个设备进行生产测试时确保达到这些参数要求。
C	通过不同制程的、具有统计意义的相关样本数量的测量结果来保证这些参数要求。
T	除非另有说明，否则通过统计典型条件下典型器件的小规模样本测量值来保证这些参数要求。此类别包含典型列中所示的所有值。
D	这些参数主要来自于仿真。

5 额定值

5.1 热学操作额定值

表 5-1 热学操作额定值

符号	说明	最小值	最大值	单位	附注
TSTG	存储温度	-55	150	°C	1
TSDR	焊接温度, 无铅	—	260	°C	2

- 根据 JEDEC JESD22-A103 标准中“高温存储寿命”来确定；
- 根据 IPC/JEDEC J-STD-020 标准中“非密封固态表面贴装设备湿度/再流焊灵敏度分类”确定。

5.2 湿度操作额定值

表 5-2 湿度操作额定值

符号	说明	最小值	最大值	单位	附注
MSL	湿度灵敏度级别	—	3	—	1

- 根据 IPC/JEDEC J-STD-020 标准中“非密封固态表面贴装设备湿度/再流焊灵敏度分类”确定。

5.3 ESD 操作额定值

表 5-3 ESD 操作额定值

符号	说明	最小值	最大值	单位	附注
V _{HBM}	静电放电电压, 人体放电模型	-4000	4000	V	1
V _{CDM}	静电放电电压, 设备充电模型	-750	750	V	2
I _{LAT}	125°C 温度环境下的闩锁电流	-100	100	mA	3

- 根据 AEC-Q100-002-D,HUMAN BODY MODEL ELECTROSTATIC DISCHARGE TEST 来确定。
- 根据 AEC-Q100-011-C1,CHARGED DEVICE MODEL (CDM) ELECTROSTATIC DISCHARGE TEST 确定。
- 根据 AEC-Q100-004-D, IC LATCH-UP TEST 确定。
 - 在 125 °C 环境温度下进行测试 (II 类);
 - 电源组 1.5 V_{ccmax}

5.4 电压和电流操作额定值

绝对最大额定值仅为应力额定值，并不保证最大值时的功能操作。下表中的参数为设计额定参数，超过下表中指定的应力可能影响器件的可靠性或对器件造成永久性损坏。有关功能操作条件的更多信息，请参考此文档中的其他表格。

该器件包含防止高静态电压或电场造成损坏的电路，但建议采取预防措施，以避免实际应用中高于额定电压的输入造成这部分电路的损坏。未用输入引脚连接到适当的逻辑电压电平（例如，V_{SS}或V_{DD}）或使能相关引脚的内部上拉电阻，可增强操作的可靠性。

表 5-4 电压和电流操作额定值

符号	说明	最小值	最大值	单位
V _{DD} ^[1]	数字电源电压	-0.3	5.5	V
I _{DD}	流入 V _{DD} 的最大电流	—	120	mA
V _{IN}	除开漏引脚之外的输入电压	-0.3	V _{DD} + 0.1 ^[2]	V
	开漏引脚的输入电压	-0.3	V _{DD} + 0.1 ^[2]	V
I _D	单引脚瞬态最大电流限值(适用于所有端口引脚)	-20	20	mA
V _{DDA}	模拟电源电压	V _{DD} - 0.1	V _{DD} + 0.1	V

^[1] 章节 9.1 中 6 个 V_{DD} 均需满足该条件

^[2] 最大额定 V_{DD} 也适用于 V_{IN}。

6 通用

6.1 静态电气规格

6.1.1 电源和地引脚




图 6-1 电压引脚去耦

- 这里的 6 个 VDD_x 和 VSS_x 分别于章节 9.1 中的 6 个 VDD 和 VSS 对应。
- VDD_x 和 $VDDA$ 在板上需连接到同一个供电电源。
- 所有的退耦电容都需要使用 X7R 类型的低 ESR 值陶瓷电容，电容值建议是 $0.1 \mu F$ 。
- 为了使电源引脚有更好的性能，建议使用 $10 \mu F$ 、 $0.1 \mu F$ 和 $1 nF$ 电容并联形成退耦网络。
- 所有的退耦电容都必须尽可能地靠近相应的电源和地引脚放置。

6.1.2 DC 特性

本节包括有关电源要求和 I/O 引脚特性的信息。

表 6-1 DC 特性

符号	C	说明			最小值	典型值	最大值	单位
VDD	C	工作电压		—	2.7 ^[1]	—	5.5	V
VOH	C	输出高电压	驱动强度	$I_{load} = -5, -20mA$	VDD-0.8	—	—	V
IOH	P	输出高电压	单个 IO 的最大输出	5 V	20	—	—	mA
	C		高电流 I_{OH}	3.3 V	14	—	—	
	P		高驱动设置 ^[2]	5 V	5	—	—	mA

	C		单个 IO 的最大输出高电流 I_{OH} 低驱动设置 ^[2]	3.3 V	3.5	—	—	
I_{OHT}	D	输出高电压	所有 IO 的最大输出高电流之和	—	—	—	100	mA
V_{OL}	C	输出低电压	驱动强度	$I_{load}=5, 20\text{mA}$	—	—	0.8	V
I_{OL}	P	输出低电压	单个 IO 的最大输出低电流 I_{OL} 高驱动设置	5 V	20	—	—	mA
	C			3.3 V	12	—	—	
	P	输出低电压	单个 IO 的最大输出低电流 I_{OL} 低驱动设置	5 V	5	—	—	mA
	C			3.3 V	3	—	—	
V_{IH}	P	输入高电压	全部数字输入	$4.0 \leq V_{DD} < 5.5 \text{ V}$	$0.65 \times V_{DD}$	—	$V_{DD} + 0.3$	V
				$2.7 \leq V_{DD} < 4.0 \text{ V}$	$0.70 \times V_{DD}$	—	$V_{DD} + 0.3$	
V_{IL}	P	输入低电压	全部数字输入	$4.0 \leq V_{DD} < 5.5 \text{ V}$	-0.3	—	$0.35 \times V_{DD}$	V
				$2.7 \leq V_{DD} < 4.0 \text{ V}$	-0.3	—	$0.30 \times V_{DD}$	
V_{hys}	P	输入迟滞	全部数字输入	—	$0.06 \times V_{DD}$	—	—	V
$ I_{In} $	P	输入漏电流	每个引脚 (高阻抗输入模式下的引脚)	$V_{IN}=V_{DD}$ 或 V_{SS}	-1	0.1	1	μA
R_{PU}	P	上拉电阻	所有数字输入并使能内部上拉	$4.0 \leq V_{DD} < 5.5 \text{ V}$	20	—	70	$\text{k}\Omega$
				$2.7 \leq V_{DD} < 4.0 \text{ V}$	20	—	80	
R_{PD}	P	下拉电阻	所有数字输入并使能内部下拉	$4.0 \leq V_{DD} < 5.5 \text{ V}$	20	—	70	$\text{k}\Omega$
				$2.7 \leq V_{DD} < 4.0 \text{ V}$	20	—	80	
I_{IC}	D	DC 注入电流	单引脚限值	$V_{IN} < V_{SS}$, $V_{IN} > V_{DD}$	-3	—	3	mA
			总 MCU 限值, 包括所有应力引脚的总和		—	—	30	
C_{In}	D	输入电容, 所有引脚	—	—	5	—	7	pF

[1] 部分模块在 2.7V 下不能保证性能, 只能保证功能, 具体请参考第 7 章节。

[2] 具体寄存器配置请参考《ATC_AC7840x_ReferenceManual_CH》

表 6-2 LVD/POR/AVDD 电压告警规格

符号	C	说明	最小值	典型值	最大值	单位
V_{POR}	D	POR 重置电压 ^[1]	1.6	1.8	2	V
V_{LVDL}	C	下降沿低压告警阈值—低压档位	2.8	2.9	3.0	V
V_{LVDH}	C	下降沿低压告警阈值—高压档位 ^[2]	4.36	4.5	4.65	V
V_{HYSLVD}	C	低压告警检测迟滞	—	50	—	mV

V _{LVRH}	C	下降沿低压复位阈值(RUN/STOP/VLPR)	2.5	2.6	2.7	V
V _{LVRH}	C	下降沿低压复位阈值(VLPS)	1.97	2.22	2.44	V
V _{HYSLVR}	C	低压复位检测迟滞	—	50	—	mV
V _{BG}	P	经过缓冲的带隙输出 [3]	1.18	1.2	1.22	V

[1] 最大值是 POR 可以保证的最高电压值；

[2] 上升沿阈值=下降沿阈值+迟滞电压；

[3] 电压已在 V_{DD} = 5.0 V, T_{emp} = 25 °C 下进行出厂调整。

6.1.3 功耗模式

支持运行 RUN、STOP1、STOP2、VLPR、VLPS 五种功耗模式。AC7840(8/9)额外支持 Standby 功耗模式，其他子系列不支持该低功耗模式。

- 运行模式 (RUN)** - CPU 可在全速状态下运行，MCU 复位后，默认工作模式为 RUN 模式，使用 VHSI 作为系统时钟 (System Clock)。
- 停止模式 1 (STOP1)** - CPU 进入深度休眠模式，内核时钟 (Core Clock)、系统时钟和总线时钟 (Bus Clock) 均关闭。
- 停止模式 2 (STOP2)** - CPU 进入深度休眠模式，内核时钟、系统时钟关闭，总线时钟开启。
- 低速运行模式 (VLPR)** - CPU 可在低速状态下运行，此模式下 PLL 和 VHSI 及外部 HSE 被关闭，只能使用 HSI 作为系统时钟。
- 低功耗停止模式 (VLPS)** - CPU 进入深度休眠模式，支持部分模块中断唤醒。
- 待机模式 (Standby)** - CPU 断电，支持 15 个 GPIO 和 RTC 唤醒，保留 32K SRAM 数据 (Standby 模式仅 AC7840(8/9)子系列支持)。

6.1.4 电源电流特性

表 6-3 供电电流特性

功耗模式	使用情景	VDD (V)	-40°C	25°C	125°C	单位
RUN@120MHz	外设关闭	5	21.266	22.079	36.891	mA
		3.3	20.842	21.650	35.686	
	外设打开	5	30.022	30.383	45.828	
		3.3	28.555	29.449	43.939	
RUN@80MHz	外设关闭	5	16.362	17.100	31.759	mA
		3.3	15.979	16.725	30.640	
	外设打开	5	24.174	24.409	39.700	
		3.3	22.753	23.563	38.071	

RUN@64MHz	外设关闭	5	14.529	15.240	29.834	
		3.3	14.162	14.891	28.760	
	外设打开	5	21.809	21.990	37.215	
		3.3	20.396	21.180	35.667	
RUN@48MHz	外设关闭	5	11.222	11.931	26.414	
		3.3	10.880	11.606	25.409	
	外设打开	5	18.607	18.765	33.867	
		3.3	17.236	18.001	32.349	
STOP1	—	5	4.506	5.204	19.744	mA
		3.3	4.371	5.106	19.041	
STOP2	—	5	4.196	4.889	19.489	mA
		3.3	4.063	4.792	18.709	
VLPR	外设关闭	5	2.141	2.603	16.632	mA
		3.3	2.018	2.523	15.983	
	外设打开情景 1	5	2.699	2.619	16.661	mA
		3.3	2.084	2.535	16.005	
VLPS	外设打开情景 2	5	3.094	2.998	16.983	mA
		3.3	2.494	2.905	16.414	
	外设关闭	5	0.060	0.282	7.574	mA
		3.3	0.053	0.269	7.383	
Standby	定时器打开	5	0.060	0.282	7.611	mA
		3.3	0.053	0.271	7.402	
	外设关闭	5	0.025	0.037	0.485	mA
		3.3	0.022	0.034	0.471	
IDD/MHz ^[1]	外设打开	5	0.025	0.038	0.483	mA
		3.3	0.022	0.034	0.472	
	—	5	204.522	213.746	396.989	uA/MHz
	—	3.3	199.735	209.067	382.994	

^[1] 该值在 RUN@80MHz, 外设关闭情况下计算得到

以上表格中数据的保证分类为 T。

表格中量测场景细节描述如附件 “AC7840x_Power_Modes_Configuration_CH.xlsx” 所示。

6.1.5 功耗模式转换的行为特性

表 6-4 中的所有规格均采用此时钟配置:

- RUN
 - 时钟源: VHSI
 - SYS_CLK/CORE_CLK = 48 MHz
 - BUS_CLK = 48 MHz
- VLPR
 - 时钟源: HSI
 - SYS_CLK/CORE_CLK = 8 MHz

- BUS_CLK = 8 MHz
- STOP1/STOP2
 - 时钟源: VHSI
 - SYS_CLK/CORE_CLK = OFF
 - BUS_CLK = 48 MHz
- VLPS
 - 时钟源: LSI, 其他时钟源关闭
- Standby
 - 时钟源: LSI

表 6-4 功耗模式转换的行为特性

符号	描述	最小值	典型值	最大值	单位
tpOR	在 POR 事件之后, 从 VDD 达到 2.7 V 开始, 到在芯片的工作温度范围内执行第一条指令时, 这之间的时间长度	—	300	—	μs
—	VLPS → RUN	14	—	21	μs
—	STOP1 → RUN	0.5	—	1.46	μs
—	STOP2 → RUN	0.5	—	1.46	μs
—	VLPR → RUN	—	1.5	—	μs
—	Standby → RUN	—	500	—	μs
—	VLPS → VLPR	—	20	—	μs
—	RUN → STOP1	—	0.4	—	μs
—	RUN → STOP2	—	0.4	—	μs
—	RUN → VLPS	—	35	—	μs
—	RUN → Standby	—	75	—	μs
—	RUN → VLPR	—	0.9	—	μs
—	Pin 复位 → 代码执行	—	200	—	μs

6.2 动态规格

6.2.1 控制时序

表 6-5 控制时序

编号	符号	C	额定值	最小值	典型值 ^[1]	最大	单位
1	f _{Sys}	D	系统和内核时钟($t_{sys} = 1/f_{Sys}$)	DC	—	120	MHz
2	f _{Bus}	P	总线频率($t_{cyc} = 1/f_{sys}$)	DC	—	60	MHz
3	t _{extrst}	D	外部复位脉冲宽度 ^[2]		1.5 × t _{sys}	—	ns
4	t _{ILIH} /t _{IHIL}	D	IRQ 脉冲宽度	RUN ^[3]	1.5 × t _{sys}	—	ns

	tIILH/ tIHIL	D		VLPR	$1.5 \times t_{sys}$	—	—	ns
	tIILH/ tIHIL	D		STOP1	$1.5 \times t_{sys}$	—	—	ns
	tIILH/ tIHIL	D		STOP2	$1.5 \times t_{sys}$	—	—	ns
	tIILH/ tIHIL	D		VLPS	$1.5 \times t_{sys}$	—	—	ns
	tIILH/ tIHIL	D		STDBY	$1.5 \times t_{sys}$	—	—	ns
5	tRise	C	端口上升和下降时间- 标准驱动强度(负载 = 50 pF) ^[4]	—	—	10.2	—	ns
	tFall	C		—	—	9.5	—	ns
	tRise	C	端口上升和下降时间- 高驱动强度(负载 = 50 pF) ^[4]	—	—	5.4	—	ns
	tFall	C		—	—	4.6	—	ns

[1] 除非另有说明，否则典型值是指 VDD=5.0 V、25 °C 时的特性数据；

[2] 这里保证可识别为 RESET_B 引脚请求的最短脉冲；

[3] 这里保证可通过引脚同步电路的最短脉冲宽度。低于该宽度的脉冲有可能不被识别；

[4] 时序按 20% 的 VDD 电平和 80% 的 VDD 电平显示。

6.2.2 PWM 模块时序

同步电路决定可识别的最短输入脉冲。这些同步电路的工作时钟被称作 PWM 时钟。

表 6-6 PWM 输入时序

编号	符号	C	描述	最小值	最大值	单位
1	fPWM	D	定时器时钟频率	—	120M	Hz
2	fTclk	D	外部时钟频率	0	$f_{PWM}/4$	Hz
3	tTclk	D	外部时钟周期	4	—	t_{PWM} ^[1]
4	tclkh	D	外部时钟高电平时间	1.5	—	t_{PWM}
5	tclk1	D	外部时钟低电平时间	1.5	—	t_{PWM}
6	tICPW	D	外部输入脉冲宽度	1.5	—	t_{PWM}

[1] $t_{PWM} = 1/f_{PWM}$.




图 6-2 定时器外部时钟




图 6-3 定时器外部输入脉冲

注意：PWM_PAD_IN 表示 PWM 对应的芯片引脚输入。

6.3 热规格

6.3.1 热特性

本节介绍有关工作温度范围、功耗和封装热阻的信息。I/O 引脚上的功耗通常比片上逻辑和电压调节器电路中的功耗少，且它由用户决定而并非由 MCU 设计控制。要在功率计算中考虑 P_{IO} ，请确定实际引脚电压和 V_{SS} 或 V_{DD} 之间的电压差并乘以每个 I/O 引脚的引脚电流。

表 6-7 热学属性

电路板类型	符号	描述	144	100	64	单位	附注
			LQFP	LQFP	LQFP		
双层 (1s1p)	θ_{JA}	热阻，结到外部环境(自然对流)	46.0	64.59	64.83	°C/W	1, 2
四层(2s2p)	θ_{JA}	热阻，结到外部环境(自然对流)	38.13	48.22	45.41	°C/W	1, 3
—	θ_{JB}	热阻，结到板	26.13	28.74	23.46	°C/W	4
—	θ_{JC}	热阻，结到管壳	11.6	16.3	13.2	°C/W	5
双层 (1s1p)	Ψ_{JT}	热特性参数，结到外封装顶部中心（自然对流）	24.66	27.26	19.5	°C/W	6
四层(2s2p)	Ψ_{JT}	热特性参数，结到外封装顶部中心（自然对流）	24.46	27.04	19.33	°C/W	6
双层 (1s1p)	Ψ_{JB}	热特性参数，结到外封装底部中心（自然对流）	25.06	27.78	20.75	°C/W	7
四层(2s2p)	Ψ_{JB}	热特性参数，结到外封装底部中心（自然对流）	25.03	27.93	21.33	°C/W	7
双层 (1s1p)	θ_{JMA}	热阻，结到外部环境（空气速率为200 英尺/分钟）	37.73	46.81	49.0	°C/W	1, 3
四层(2s2p)	θ_{JMA}	热阻，结到外部环境（空气速率为200 英尺/分钟）	31.93	40.14	37.5	°C/W	1, 3

1. 结温是裸片大小、片上功耗、封装热阻、安装环境（板）温度、环境温度、气流、板上其他组件的功耗和板热阻的函数。
2. 基于JEDEC JESD51-2 标准，在单层板(JESD51-3)水平方向。
3. 基于JEDEC JESD51-6，在电路板(JESD51-7)水平方向。
4. 裸片和印刷电路板上的热阻，基于JEDEC JESD51-8 标准，板温度在封装附近的板上表面测量。
5. 裸片和封装底部焊盘之间的热阻，忽略接触热阻。
6. 基于JEDEC JESD51-2 标准，热特性参数表示封装顶部和结温度之间的温差。未提供希腊字母时的热特性。
7. 基于JEDEC JESD51-2 标准，热特性参数表示封装底部和结温度之间的温差。未提供希腊字母时的热特性。

性。

可通过以下公式计算平均芯片结温 (T_J) (以 $^{\circ}\text{C}$ 为单位) :

$$T_J = T_A + (P_D \times \theta_{JA})$$

其中: T_A = 环境温度, 以 $^{\circ}\text{C}$ 为单位;

θ_{JA} 是 封装热阻, 结环境, 以 $^{\circ}\text{C}/\text{W}$ 为单位;

$$P_D = P_{int} + P_{I/O}$$

以瓦特为单位的芯片内部功率:

$$P_{int} = I_{DD} \times V_{DD}$$

$P_{I/O}$ = 是输入和输出引脚上的功耗 — 由用户决定;

对于大多数应用, $P_{I/O} \ll P_{int}$, 且可以忽略。

P_D 和 T_J (如果忽略 $P_{I/O}$) 之间的近似 关系是:

$$P_D = K \div (T_J + 273 ^{\circ}\text{C})$$

求解以上等式中的 K :

$$K = P_D \times (T_A + 273 ^{\circ}\text{C}) + \theta_{JA} \times (P_D)^2$$

其中 K 是特定部分的常数。

通过测量已知 T_A 的 P_D (处于均衡状态) 来确定 K 。使用此 K 值, 可通过以上公式迭代求解任何 T_A 值来获得 P_D 和 T_J 值。

7 外设工作要求和行为

7.1 内核模块

7.1.1 SWD 电气规格

下表将介绍典型 SWD 时序模式的时序特性。这部分参数为 SWD 标准参数，通过 GPIO 参数和 SWD 内部电路设计保证。

表 7-1 SWD 全电压范围电气规格

符号	描述	最小值	最大值	单位
—	工作电压	2.7	5.5	V
J1	SWD_CLK 工作频率 • 串行线调试	0	12	MHz
J2	SWD_CLK 周期	1/J1	—	ns
J3	SWD_CLK 时钟脉宽 • 串行线调试	20	—	ns
J4	SWD_CLK 上升和下降时间	—	3	ns
J9	SWD_CLK 上升沿的 SWD_DIO 输入数据建立时间	5	—	ns
J10	SWD_CLK 上升沿的 SWD_DIO 输入数据保持时间	5	—	ns
J11	SWD_CLK 高电平到 SWD_DIO 数据有效	—	50	ns

7.2 外部振荡器 (OSC) 和内部时钟源(ICS) 特性

7.2.1 外部振荡器(OSC) 特性

表 7-2 OSC 规格 (环境温度范围 = -40 至 125 °C)

编号	符号	C	特性	最小值	典型值	最大值	单位
1	f _{hi}	C	振荡器频率	4	—	30	MHz
2	CL1,CL2	D	负载电容	参见注释 ^[1]			
3	R _s	D	串联电阻	—	0	—	KΩ
4	t _{cst}	C	晶振启动时间	—	3	—	ms

^[1] CL1 和 CL2 推荐使用为高频率应用设计、满足晶振需求的高质量外部陶瓷电容。CL1 和 CL2 通常大小相等。在确定 CL1 和 CL2 的尺寸时，必须包含 PCB 和 MCU 引脚电容（10 pF 可作为引脚和电路板电容的粗略估计）。




图 7-1 典型晶振或振荡器电路

7.2.2 内部 RC 特性

表 7-3 OSC 和 ICS 规格（环境温度范围 = -40 至 125 °C）

编号	符号	C	特性		最小值	典型值	最大值	单位
1	f _{HSI}	P	HSI 输出频率范围	温度范围： -40 °C 至 125°C	7.9	8	8.1	MHz
2	f _{VHSI}	P	VHSI 输出频率范围	温度范围： -40 °C 至 125°C	47.28	48	48.72	MHz
3	f _{LSI}	P	LSI 输出频率范围	温度范围： -40 °C 至 125°C	108	128	147	KHz

7.2.3 PLL 特性

表 7-4 PLL 特性

编号	符号	C	参数	最小值	典型值	最大值	单位
1	f _{PLL_IN}	D	PLL 输入时钟频率	4	—	48	MHz
2	f _{PLL_REF}	D	PLL 参考时钟频率	—	—	12	MHz
3	f _{PLL_OUT}	D	PLL 输出时钟频率	9	—	120	MHz
4	f _{VCO_OUT}	D	VCO 输出频率	500	—	1500	MHz

工作环境温度: -40~125°C

$f_{PLL_REF} = f_{PLL_IN} / \text{Prediv}$, Prediv 可以为 1,2,4

$f_{VCO_OUT} = f_{PLL_REF} * F_{Bkdiv}$, F_{Bkdiv} 可以为 5,6,7,...,254,255

$f_{PLL_OUT} = f_{VCO_OUT} / \text{Postdiv}$, Postdiv 可以为 2,4,6,...,60,62

7.3 片内 Flash 规格

本节详细介绍了片内 Flash 存储器的编程/擦除时间和编程/擦除次数。

表 7-5 片内 Flash 特性

符号	C	描述	最小值	典型值	最大值	单位
VProg/Erase	D	- 40°C 到 125 °C 温度环境下编程/擦除工作电压	2.7	—	5.5	V
fSYS	D	片内 Flash 总线频率	8	48	120	MHz
tRDONCE	D	片内 Flash 读取一次时间	4	4	6	t _{cyc} [1]
tMER	D	批量擦除(所有主块页)	—	32	—	ms
tMERPF	D	批量擦除 PFlash	—	28	—	ms
tMERDF	D	批量擦除 DFlash	—	26	—	ms
tPER	D	页擦除(一页)	—	820	—	us
tMERV	D	批量擦除校验(所有主块页)	295000	—	590000	t _{cyc} [1]
tMERVPF	D	批量擦除校验 PFlash	262200	—	524400	t _{cyc} [1]
tMERVDF	D	批量擦除校验 DFlash	32800	—	65600	t _{cyc} [1]
tPERV	D	连续校验 (n 个 64bit)	2 × n	—	4 × n	t _{cyc} [1]
tPRG1	D	片内单次编程 Flash (64bit)	—	95	—	us
tPRG _n	n≤8	片内连续编程 Flash(n 个 64bit)	—	200	—	us
tPRG _n	n>8		—	(n/8+1)×200	—	us
nEDR	C	片内 PFlash 寿命 (擦除-编程循环次数) Ta= -40 °C 至 125 °C	10 k	—	—	次
	C	片内 DFlash 寿命 (擦除-编程循环次数) Ta= -40 °C 至 125 °C	100 k	—	—	次
tRET	C	平均结温为 T _{javg} =85°C 下高达 10,000 编程/擦除周期后 PFlash 数据保持时间	10	—	—	年
	C	平均结温为 T _{javg} =85°C 下高达 100,000 编程/擦除周期后 DFlash 数据保持时间	10	—	—	年

[1] t_{cyc} = 1/ f_{SYS}.

7.4 模拟

7.4.1 ADC 特性

表 7-6 12 位 ADC 和温度传感器工作条件和特性

符号	C	描述	条件	最小值	典型值	最大值	单位
VAVDD	D	供电电压	绝对值	2.7	—	5.5	V
VREFH	D	正参考输入 ^[1]	绝对值	2.7	—	VAVDD	V
VREFL	D	负参考输入 ^[1]	绝对值	—	0	—	V
VIN	D	输入电压范围	—	0	—	VAVDD/VREFH	V
RIN	D	输入源阻抗	参考公式 ^[2]	—	—	—	Ω
CADC	D	内部采样电容	—	—	2.4	—	pF
RADC	D	采样开关电阻	—	—	—	3.1	KΩ
fADC	D	ADC 时钟频率	—	—	—	30	MHz
Ts	D	ADC 采样周期	—	5/10/15/23/35/45/85/185			cycle ^[3]
fsample	D	采样时间	—	—	Ts/fADC	—	s
ftrig	D	转换速率 (包含采样时间)	12bit: fADC=30MHz; Ts=15 cycles	—	—	1	MHz
			10bit: fADC=30MHz; Ts=10 cycles	—	—	1.33	MHz
			8bit: fADC=30MHz; Ts=10 cycles	—	—	1.46	MHz
INL	C	积分非线性	12bit ^[3]	-3	1.5	3	LSB
DNL	C	差分非线性	12bit ^[3]	-1	1.5	3	LSB
TUE	C	总不可调误差	12bit ^[3]	-8	—	8	LSB
CH	D	外部通道	—	—	—	24	—

[1] ADC 的参考源若选择外部 VREFH/VREFL，需要外部给定参考电压到 VREFH 端，且 VREFL 需要连接到地。

[2] 输入源阻抗与采样时间关系需满足下式： $R_{IN} < \frac{T_s}{f_{ADC} * C_{ADC} * \ln(2^{N+2})} - R_{ADC}$ ，式中 N 为 ADC 的位数，ADC 采样时长需满足 0.25LSB 的建立精度，式中未考虑 PAD 端的寄生电容。

[3] INL、DNL、TUE 测试条件均为 12bit，转换速率为 1MSPS，电源以及参考电压均大于 3V。

表 7-7 12 位 ADC 和温度传感器工作条件和特性（续）

符号	C	特性	条件	最小值	典型值	最大值	单位
Slope	D	温度传感器斜率	-40 °C–125 °C	—	1.788	—	mV/°C
V _{TEMP25}	D	温度传感器电压	25 °C	—	0.673	—	V




图 7-2 ADC 输入等效图

7.4.2 模拟比较器 (ACMP) 电气规格

表 7-8 比较器电气规格

符号	C	特性	最小值	典型值	最大值	单位
V _{AVDD}	D	供电电压	2.7	—	5.5	V
I _{DDA}	T	供电电流 (工作模式)	—	—	20	μA
V _{A1N}	D	模拟输入电压	0	—	V _{AVDD}	V
V _{AI0}	P	输入参考失调电压	-30	—	30	mV
V _{HYS}	C	模拟比较器迟滞电压 (HYST=0)	—	0/10/20/40	—	mV
I _{DDAOFF}	D	供电电流 (关闭模式)	—	—	100	nA
t _d	C	传播延迟	—	0.4	1	μs

7.5 通信接口

7.5.1 SPI 规格

串行外设接口(SPI)可为主从操作提供同步串行总线。用户可以自由配置多项传输参数。下面各表将介绍典型 SPI 时序模式的时序特性。有关修正传输格式的信息，请参见本芯片参考手册

《ATC_AC7840x_ReferenceManual_CH》中的 SPI 一章。这些格式主要用于和速度较慢的外围设备通信。如无特殊说明，表中所有时序采用的电压阈值均为 20% 的 V_{DD} 和 80% 的 V_{DD} 。所有时序均假定已针对所有 SPI 输出引脚 禁用压摆率控制并启用高驱动强度。




图 7-3 SPI 时序图 — 主机

表 7-9 SPI 特性 – 主机

符号	描述	最小值	最大值	单位	注解
f_{op}	操作频率	$f_{clk}/512$	15	MHz	f_{clk} 是 SPI 功能时钟
t_{sc}	CS 建立时间	$1 \times t_{clk}$	$256 \times t_{clk}$	ns	从 CS 下降沿到第一个 SCK 边沿的时间 (t_{clk} 为 SPI 功能时钟周期)
t_{hc}	CS 保持时间	$1 \times t_{clk}$	$256 \times t_{clk}$	ns	从最后一个 SCK 边沿到 CS 上升沿的时间
t_{wsck}	时钟 (SCK) 高电平或低电平时间	$1 \times t_{clk}$	$256 \times t_{clk}$	ns	未考虑 t_{rsck} 和 t_{fsc}
t_{si}	数据输入建立时间	17	—	ns	—
t_{hi}	数据输入保持时间	13	—	ns	—
t_{vo}	数据输出有效时间	—	5	ns	—
t_{ho}	数据输出保持时间	-3	—	ns	—





表 7-10 SPI 特性- 从机

符号	描述	最小值	最大值	单位	注解
f_{op}	操作频率	—	15M	Hz	—
t_{sc}	CS 建立时间	$2 \times t_{bus}$	—	ns	从 CS 下降沿到第一个 SCK 边沿的时间(t_{bus} 为 SPI APB 总线时钟)
t_{hc}	CS 保持时间	$2 \times t_{bus}$	—	ns	从最后一个 SCK 边沿到 CS 上升沿的时间
t_a	从机访问时间	—	35	ns	从高阻态到数据有效的时间
t_{dis}	从机 MISO 禁用时间	—	35	ns	到高阻态状态的保持时间
t_{si}	数据输入建立时间	16	—	ns	—
t_{hi}	数据输入保持时间	12	—	ns	—
t_{vo}	数据输出有效时间	—	30	ns	—
t_{ho}	数据输出保持时间	6	—	ns	—

7.5.2 CAN 规格

表 7-11 CAN 唤醒脉冲特性

符号	C	描述	最小值	典型值	最大值	单位
t _{WUP}	D	过滤掉的 CAN “显性” 唤醒脉冲参数	—	—	0.9	μs
t _{WUP}	D	有效的 CAN“显性” 唤醒脉冲参数	4.7	—	—	μs

7.5.3 UART 规格

通用的异步收发器(UART)的基本功能是按单 bit 传输和接收串行数据。在 AC7840x 芯片中，额外加入了软件 LIN 功能，用来实现间断区域，同步区域以及数据的传输。下面将介绍 UART 主要的参数特性：

1. 最多支持 4 路 UART，这 4 路均支持软 LIN 功能(同一路 UART 的 uart 功能和软 LIN 功能不能同时使用);
2. UART 支持产生或接收波特率范围在 600bps~7.5Mbps 的数据，实际波特率和理想波特率误差不超过 1%；
3. GPIO 管脚脉冲宽度最小应超过 133ns。由于管脚对输入信号没有经过无源滤波处理，因此至少要保证超过此脉冲宽度，才能保证输入信号可以被识别；
4. 使用软件 LIN 功能时可支持的最高波特率为 20Kbps；
5. 使用软件 LIN 功能时，可选择开启自动波特率检测。此时接收波特率可容忍的误差范围是-14%~+14%。
6. 4 路 UART 只有 0~2 路支持硬件流控功能。

7.5.4 I2C 规格

下表和图将介绍典型 I2C 的时序特性。这部分参数为 I2C 标准参数，通过 GPIO 参数、设计和用户配置共同保证。

表 7-12 不同模式^[1]下 I2C 总线特性

符号	描述	标准模式		快速模式		快速+模式		单位
		最小值	最大值	最小值	最 大 值	最小值	最大值	
f _{SCL}	SCL 时钟频率	0	100	0	400	0	1000	KHz
t _{HD;STA}	开始状态保持时间	4	—	0.6	—	0.26	—	μs
t _{LOW}	SCL 时钟低电平长度	4.7	—	1.3	—	0.5	—	μs
t _{HIGH}	SCL 时钟高电平长度	4	—	0.6	—	0.26	—	μs

tsu,STA	重复开始状态建立时间	4.7	—	0.6	—	0.26	—	μs
thd,DAT	数据保持时间	0	—	0	—	0	—	μs
tsu,DAT	数据建立时间	250	—	100	—	50	—	ns
t _r	SDA 和 SCL 信号的上升时间	—	1000	20	300	—	120	ns
t _f	SDA 和 SCL 信号的下降时间	—	300	20× (V _{DD} /5.5V)	300	20 × (V _{DD} /5.5V)	120	ns
				(V _{DD} /5.5V)		(V _{DD} /5.5V)		
tsu,STO	结束状态的建立时间	4	—	0.6	—	0.26	—	μs
tBUF	结束和开始状态之间的总线空闲时间	4.7	—	1.3	—	0.5	—	μs
C _b	总线负载电容	—	400	—	400	—	550	pF
tvd,DAT	数据有效时间	—	3.45	—	0.9	—	0.45	μs
tvd,ACK	应答数据有效时间	—	3.45	—	0.9	—	0.45	μs
V _{nL}	低电平期间的噪声	0.1V _{DD}	—	0.1V _{DD}	—	0.1V _{DD}	—	V
V _{nH}	高电平期间的噪声	0.2V _{DD}	—	0.2V _{DD}	—	0.2V _{DD}	—	V

[1] I2C 支持三种模式：标准模式、快速模式、快速+模式。




图 7-6 标准与快速模式下 I2C 总线时序图

7.5.5 EIO 规格

EIO (Enhanced IO) 是一个高度可配置的模块，提供了广泛的功能，包括：

- 模拟各种串行通信协议
- 4 个灵活的 16 位定时器，支持各种触发、复位、启用和禁用条件
- 4 个可配置的 32 位移位器，支持发送、接收和匹配存储功能

凭借 4 个定时器和 4 个移位器，EIO 模块能够支持广泛的协议，包括但不限于：

- UART 发送和接收
- I2C 主机
- SPI 主机和从机
- I2S 主机和从机
- PWM 波形生成

8 尺寸

8.1 LQFP144 封装信息

8.1.1 LQFP144 封装尺寸信息




图 8-1 LQFP144 – 144 引脚，20*20 毫米低轮廓四方引脚扁平式封装外形^[1]

^[1] 该图绘制比例和实物比例有差别。

表 8-1 LQFP144 – 144 引脚，20*20 毫米低轮廓四方引脚扁平式封装外形机械数据^[1]

数据项	符号	最小值	标准值	最大值
总高度	A	—	—	1.60
站立高度	A1	0.05	—	0.15
模塑厚度	A2	1.35	1.40	1.45
框架到模塑高度	A3	0.59	0.64	0.69
引脚宽度	b	0.17	—	0.27

数据项	符号	最小值	标准值	最大值
不含镀层的引脚宽度	b1	0.17	0.20	0.23
引线框架厚度	c	0.127	—	0.18
不含镀层的引线框架厚度	c1	0.119	0.127	0.135
外引脚间距	X	D	21.80	22.00
	Y	E	21.80	22.00
封装体尺寸	X	D1	19.90	20.00
	Y	E1	19.90	20.00
引脚间距	e	0.40	0.50	0.60
L	L	0.45	0.60	0.75
引脚长度	L1	1.00 REF		
L2	L2	0.25 BSC		
引脚成型圆弧半径 R1	R1	0.08	—	—
引脚成型圆弧半径 R2	R2	0.08	—	—
角度 1	Θ	0°	—	7°
角度 2	Θ1	0°	—	—
角度 3	Θ2	11°	12°	13°
角度 4	Θ3	11°	12°	13°

^[1] 尺寸以毫米表示和度量。

8.1.2 LQFP144 产品正印

下图给出了顶部正印方向与引脚 1 标识符位置的示例。




图 8-2 AC7840(6/7)XXXX LQFP144 正印示例（封装顶视图）




图 8-3 AC7840(8/9)XXXX LQFP144 正印示例（封装顶视图）

8.2 LQFP100 封装信息

8.2.1 LQFP100 封装尺寸信息




图 8-3 LQFP100 – 100 引脚, 14x14 毫米低轮廓四方引脚扁平式封装外形^[1]

^[1] 该图绘制比例和实物比例有差别。

表 8-2 LQFP100 – 100 引脚, 14*14 毫米低轮廓四方引脚扁平式封装外形机械数据^[1]

数据项	符号	最小值	标准值	最大值
总高度	A	—	—	1.60
站立高度	A1	0.05	—	0.15
模塑厚度	A2	1.35	1.40	1.45
框架到模塑高度	A3	0.59	0.64	0.69

数据项	符号	最小值	标准值	最大值
引脚宽度	b	0.17	—	0.27
不含镀层的引脚宽度	b1	0.17	0.20	0.23
引线框架厚度	c	0.13	—	0.18
不含镀层的引线框架厚度	c1	0.12	0.127	0.134
外引脚间距	X	D	15.80	16.00
	Y	E	15.80	16.00
封装体尺寸	X	D1	13.90	14.00
	Y	E1	13.90	14.00
引脚间距	e	0.40	0.50	0.60
L	L	0.45	0.60	0.75
引脚长度	L1	1.00 REF		
L2	L2	0.25 BSC		
引脚成型圆弧半径 R1	R1	0.08	—	—
引脚成型圆弧半径 R2	R2	0.08	—	0.20
角度 1	Θ	0°	3.5°	7°
角度 2	Θ1	0°	—	—
角度 3	Θ2	11°	12°	13°
角度 4	Θ3	11°	12°	13°

[1] 尺寸以毫米表示和度量。

8.2.2 LQFP100 产品正印

下图给出了顶部正印方向与引脚 1 标识符位置的示例。




图 8-4 AC7840(6/7)XXXX LQFP100 正印示例（封装顶视图）




图 8-5 AC7840(8/9)XXXX LQFP100 正印示例（封装顶视图）

8.3 LQFP64 封装信息

8.3.1 LQFP64 封装尺寸信息




图 8-5 LQFP64 – 64 引脚, 10 x10 毫米低轮廓四方引脚扁平式封装外形^[1]

^[1] 该图绘制比例和实物比例有差别。

表 8-3 LQFP64 – 64 引脚, 10x10 毫米低轮廓四方引脚扁平式封装机械数据^[1]

数据项	符号	最小值	标准值	最大值
总高度	A	—	—	1.60
站立高度	A1	0.05	—	0.15
模塑厚度	A2	1.35	1.40	1.45

数据项	符号	最小值	标准值	最大值
框架到模塑高度	A3	0.59	0.64	0.69
引脚宽度	b	0.18	—	0.27
不含镀层的引脚宽度	b1	0.17	0.20	0.23
引线框架厚度	c	0.13	—	0.18
不含镀层的引线框架厚度	c1	0.117	0.127	0.137
外引脚间距	X	D	11.95	12.00
	Y	E	11.95	12.00
封装体尺寸	X	D1	9.90	10.00
	Y	E1	9.90	10.00
引脚间距	e	0.40	0.50	0.60
H	H	11.09	11.13	11.17
L	L	0.53	—	0.70
引脚长度	L1	1.00 REF		
引脚成型圆弧半径 R1	R1	0.15REF		
引脚成型圆弧半径 R2	R2	0.13REF		
角度 1	Θ	0°	3.5°	7°
角度 2	Θ1	0°	—	—
角度 3	Θ2	11°	12°	13°
角度 4	Θ3	11°	12°	13°

[1] 尺寸以毫米表示和度量。

8.3.2 LQFP64 产品正印

下图给出了顶部正印方向与引脚 1 标识符位置的示例。




图 8-6 AC7840(6/7)XXXX LQFP64 正印示例图（封装顶视图）




图 8-7 AC7840(8/9)XXXX LQFP64 正印示例图（封装顶视图）

9 引脚分配

9.1 信号多路复用和引脚分配

各引脚上的信号以及这些引脚在本文档支持的器件上的位置请参考附件“ATC_AC7840x_PINMUX.xlsx”。

通用输入输出模块用于选择每个引脚上的可选功能。详细信息请参考本芯片参考手册《ATC_AC7840x_ReferenceManual_CH》GPIO 相关章节。

9.2 器件引脚分配

9.2.1 LQFP144 封装




图 9-1 LQFP144 封装

9.2.2 LQFP100 封装




图 9-2 LQFP100 封装

9.2.3 LQFP64 封装




图 9-3 LQFP64 封装